Electrónica Digital

1. Las magnitudes presentes en el mundo físico pueden variar de manera continua entre dos valores cualesquiera. V. F.

2. Las señales analógicas pueden ser procesadas por sistemas digitales. V. F.

3. Las señales discretas pueden tomar cualquier valor en un instante dado. V. F.

4. Las señales binarias pueden tomar solo dos valores en un momento dado. V. F.

5. Las señales binarias se simbolizan por los estados 1 y 0, que corresponden a verdadero o falso. V. F.

6. El procesamiento de señales digitales es menos fiable que el procesamiento de señales analógicas. V. F.

7. Los computadores procesan señales binarias mediante interruptores llamados puertas lógicas. V. F.

8. El Álgebra de Boole se basa en tres posibles estados: verdadero, falso y indefinido. V. F.

9. En la lógica positiva, el estado lógico "1" se asocia con un nivel de tensión más positivo. V. F.

10. En la lógica negativa, el estado lógico "0" se asocia con un nivel de tensión más positivo. V. F.

11. Las variables lógicas en el Álgebra de Boole pueden tomar los valores 1, 0 y -1. V. F.

12. En la lógica negativa, el estado lógico "1" se asocia con un nivel de tensión más negativo. V. F.

13. El análisis y la síntesis de sistemas digitales no hacen uso del Álgebra de Boole. V. F.

14. El criterio para establecer la correspondencia entre estados lógicos y niveles de tensión define la lógica positiva o negativa. V. F.

15. Las señales discretas en sistemas digitales pueden representar más de dos estados simultáneamente. V. F.

16. Una función lógica en un álgebra de Boole asocia un valor binario a una combinación de variables binarias de entrada. V. F.

17. Las variables en una función lógica se notan con números del 1 al 10. V. F.

18. La tabla de verdad de una función lógica muestra el valor de la función para cada combinación posible de valores de las variables. V. F.

19. Para n variables en una función lógica, existen 2^n combinaciones posibles de dichas variables. V. F.

20. Una tabla de verdad puede representar funciones lógicas con hasta 5 variables. V. F.

21. Las puertas lógicas se implementan físicamente en un circuito integrado compuesto por resistencias, diodos, transistores, etc. V. F.

22. La salida de una puerta lógica no se corresponde con la función lógica representada. V. F.

23. En la lógica positiva, un 1 lógico corresponde a un interruptor cerrado, permitiendo el paso de la corriente. V. F.

24. Un 0 lógico en la lógica positiva corresponde a un interruptor cerrado. V. F.

25. Dentro de las puertas lógicas, las variables de entrada no están relacionadas por operadores lógicos. V. F.

26. El 1 lógico en la lógica positiva impide el paso de la corriente. V. F.

27. Una puerta lógica tiene solo una entrada y una salida. V. F.

28. Los circuitos integrados que implementan puertas lógicas están hechos de un único dispositivo. V. F.

29. Las funciones lógicas básicas incluyen operaciones como AND, OR y NOT. V. F.

30. La analogía eléctrica de un 1 lógico corresponde a un interruptor abierto. V. F.

31. La puerta NOT es también llamada función "NO" o función de negación. V. F.

32. La puerta NOT realiza la función de complementación, donde la salida es igual a la entrada. V. F.

33. La puerta AND se llama también función "Y" o producto lógico. V. F.

34. En una puerta AND, la salida es 1 solo si todas las variables de entrada son 1. V. F.

35. La puerta OR se llama también función "O" o suma lógica. V. F.

36. En una puerta OR, la salida es 1 solo si todas las variables de entrada son 1. V. F.

37. Los circuitos electrónicos realizan con facilidad las operaciones lógicas OR y AND. V. F.

38. La puerta NAND se obtiene de la combinación de las funciones NOT y AND. V. F.

39. En una puerta NAND, la salida es 1 solo si todas las variables de entrada son 1. V. F.

40. La puerta NOR se obtiene de la combinación de las funciones NOT y OR. V. F.

41. En una puerta NOR, la salida es 1 solo si al menos una de las variables de entrada es 1. V. F.

42. La puerta XOR, o función OR-EXCLUSIVA, genera un 1 cuando hay un número impar de unos en la entrada. V. F.

43. En una puerta XOR, la salida es 0 cuando hay un número par de unos en la entrada. V. F.

44. La puerta XNOR, o función NOR-EXCLUSIVA, genera un 1 cuando hay un número impar de unos en la entrada. V. F.

45. En una puerta XNOR, la salida es 0 cuando hay un número impar de unos en la entrada. V. F.

46. No es posible implementar cualquier función con la combinación de puertas lógicas AND únicamente. V. F.

47. Un conjunto funcionalmente completo es aquel con el que se puede implementar cualquier función lógica, por compleja que ésta sea. V. F.

48. La combinación de las puertas AND y NOT no forma un conjunto funcionalmente completo. V. F.

49. La combinación de las puertas OR y NOT forma un conjunto funcionalmente completo. V. F.

50. Las puertas NAND y NOR no forman conjuntos funcionalmente completos por sí solas. V. F.

51. La función f = A + B puede ser implementada con puertas AND y NOT. V. F.

52. La función f = A + B no puede ser implementada únicamente con puertas NOR. V. F.

53. La función f = A + B puede ser implementada únicamente con puertas NAND. V. F.

54. En el mercado, se pueden encontrar diferentes familias de puertas lógicas integradas como TTL, serie 74XX y CMOS, serie 40XX. V. F.

55. Un término canónico de una función lógica es un producto o suma en el que aparecen todas las variables (o sus complementos) de dicha función. V. F.

56. A los términos producto canónicos de una función lógica se les llama maxterms. V. F.

57. A los términos suma canónicos de una función lógica se les llama maxterms. V. F.

58. Una función lógica se encuentra en forma canónica cuando se expresa como suma de productos canónicos o como producto de sumas canónicas. V. F.

59. La suma de minterms se utiliza para expresar combinaciones de variables de entrada en las que la función vale 0. V. F.

60. El producto de maxterms se utiliza para expresar combinaciones de variables de entrada en las que la función vale 0. V. F.

61. Las formas canónicas de una función lógica siempre conducen a dos circuitos diferentes, pero definen la misma función de conmutación. V. F.

62. En general, se elige la forma canónica que genere la función más compleja, con el mayor número de términos. V. F.

63. Los teoremas del álgebra de Boole permiten obtener expresiones equivalentes para una función lógica dada. V. F.

64. Una expresión equivalente obtenida mediante los teoremas del álgebra de Boole puede realizarse con un solo tipo de puertas lógicas. V. F.

65. La ley conmutativa en álgebra de Boole establece que A + B = A y A · B = A. V. F.

66. En álgebra de Boole, la ley distributiva establece que A ·(B + C) = A + (B · C). V. F.

67. El elemento identidad en álgebra de Boole es 0 para la suma lógica y 1 para el producto lógico. V. F.

68. Según la ley de absorción, A + (A · B) = A. V. F.

69. La ley de idempotencia establece que A + A = A y A · A = 0. V. F.

70. El teorema de doble negación en álgebra de Boole establece que (- -A) = A. V. F.

71. El teorema de De Morgan establece que la negación de la unión de dos variables es igual a la intersección de las negaciones de cada variable. V. F.

72. El teorema de Shannon simplifica expresiones booleanas a su forma más elemental. V. F.

73. Una forma booleana puede describir una función lógica o de conmutación. V. F.

74. La operación de unión en álgebra de Boole equivale al producto lógico (·). V. F.

75. La operación de intersección en álgebra de Boole equivale a la suma lógica (+). V. F.

76. Según la ley asociativa, (A + B) + C = A + (B + C) y (A · B) · C = A · (B · C). V. F.

77. Según el elemento complementario, A + (-A) = 1 y (-A) · A = 0. V. F.

78. Los teoremas del álgebra de Boole no se pueden aplicar para obtener formas simplificadas de funciones lógicas. V. F.

79. Una función lógica descrita en forma booleana puede ser implementada con puertas lógicas en circuitos electrónicos. V. F.

80. La ley de absorción simplifica la expresión A + (A · B) a simplemente A. V. F.

81. El teorema de De Morgan simplifica expresiones booleanas a través de la negación de la unión y la intersección de variables. V. F.

82. La ley distributiva en álgebra de Boole establece que A + (B · C) = (A + B) · (A + C). V. F.

83. La minimización de expresiones booleanas busca obtener una expresión con el mayor número de términos posible. V. F.

84. La minimización de expresiones booleanas puede llevar a un diseño más económico de circuitos. V. F.

85. Una tabla de Karnaugh es útil para simplificar expresiones booleanas al facilitar la visualización de combinaciones de valores de variables. V. F.

86. En una tabla de Karnaugh, las combinaciones de valores de las variables de entrada en celdas adyacentes difieren en el valor de dos variables. V. F.

87. No se consideran tablas de Karnaugh para un número mayor de cuatro variables. V. F.

88. En las tablas de Karnaugh, los encabezados de las filas y columnas representan todas las combinaciones posibles de las variables. V. F.

89. Un grupo de unos aislados en una tabla de Karnaugh genera productos de términos con todas las variables. V. F.

90. Un grupo de dos unos en una tabla de Karnaugh genera productos de términos de dos variables. V. F.

91. Un grupo de cuatro unos en una tabla de Karnaugh genera productos de términos de dos variables. V. F.

92. Un grupo de ocho unos en una tabla de Karnaugh genera productos de términos de tres variables. V. F.

93. La simplificación de expresiones booleanas no considera la fiabilidad del circuito diseñado. V. F.

94. La disposición de los valores en una tabla de Karnaugh no afecta a la simplificación de la función lógica. V. F.

95. La tabla de Karnaugh para tres variables tiene 8 celdas. V. F.

96. La tabla de Karnaugh para dos variables tiene 6 celdas. V. F.

97. El objetivo de utilizar una tabla de Karnaugh es obtener una expresión con el máximo número de variables en cada término. V. F.

98. Las combinaciones de valores de las variables en una tabla de Karnaugh están organizadas de manera que faciliten la simplificación. V. F.

99. En el interior de cada celda de una tabla de Karnaugh se consigna el valor hexadecimal de la combinación binaria asociada. V. F.

100. El procedimiento para utilizar una tabla de Karnaugh incluye la agrupación de celdas contiguas marcadas con ceros. V. F.

101. En la minimización de expresiones booleanas, se prefiere obtener una expresión en forma de productos de sumas. V. F.

102. La representación de la tabla de verdad en una tabla de Karnaugh facilita la identificación de términos simplificados. V. F.

103. Los implicantes de una función son los minterms a los que se les pueden aplicar las reglas de minimización con sus adyacentes. V. F.

104. Un implicante primo es un implicante que no es subconjunto de otro implicante. V. F.

105. Un implicante primo esencial es un implicante primo que incluye una celda marcada con 0 que no está incluida en ningún otro implicante primo. V. F.

106. El primer paso en el proceso de minimización mediante tablas de Karnaugh es determinar todos los implicantes primos. V. F.

107. En el proceso de minimización mediante tablas de Karnaugh, se deben incluir todos los implicantes primos, incluso si no cubren celdas marcadas con 1. V. F.

108. Si hay que elegir entre dos implicantes primos, se elige el de mayor número de variables. V. F.

109. Las funciones incompletamente definidas tienen valores específicos para todas las combinaciones de variables de entrada. V. F.

110. En una tabla de Karnaugh, las combinaciones de variables para las que la función no está definida se indican con una X. V. F.

111. Los términos indicados con una X en una tabla de Karnaugh se ignoran siempre. V. F.

112. El diseño de un circuito con un único tipo de puerta lógica nunca es deseable. V. F.

113. La simplificación de funciones lógicas está encaminada a la obtención de un diseño que utilice el mayor número de circuitos integrados. V. F.

114. Un implicante primo esencial es siempre parte del conjunto mínimo de implicantes primos necesarios. V. F.

115. La minimización de expresiones booleanas mediante tablas de Karnaugh siempre resulta en una única solución. V. F.

116. Las celdas marcadas con 1 en una tabla de Karnaugh representan combinaciones de variables que hacen que la función lógica sea verdadera. V. F.

117. Las funciones incompletamente definidas no pueden ser simplificadas mediante tablas de Karnaugh. V. F.

118. En el proceso de minimización, los implicantes primos no esenciales nunca se incluyen en el conjunto final. V. F.

119. Las funciones incompletamente definidas se utilizan para simplificar expresiones booleanas en casos donde ciertas combinaciones de variables de entrada no ocurren en la práctica. V. F.

120. El proceso de minimización mediante tablas de Karnaugh ignora las celdas marcadas con 0. V. F.

121. En una tabla de Karnaugh, las celdas adyacentes que contienen 1 deben ser agrupadas para simplificar la función lógica. V. F.

122. En el diseño de circuitos, el uso de un único tipo de puerta lógica puede simplificar la implementación y reducir costos. V. F.

123. Un circuito combinacional depende de valores anteriores de las entradas para determinar las salidas. V. F.

124. Para diseñar un circuito digital combinacional, primero se confecciona la tabla de verdad de cada salida a partir de las especificaciones de entrada y salida. V. F.

125. El semisumador tiene dos variables de entrada y una sola función de salida. V. F.

126. La suma binaria de 1 + 1 en un semisumador resulta en 1 con acarreo 0. V. F.

127. El sumador completo es un circuito capaz de sumar tres bits del mismo peso. V. F.

128. Un sumador paralelo con acarreo serie requiere tantos sumadores completos como bits tenga el mayor de los sumandos. V. F.

129. Un multiplexor es un circuito combinacional con una entrada y varias salidas de datos. V. F.

130. La entrada seleccionada en un multiplexor está determinada por la combinación de valores lógicos en las entradas de control. V. F.

131. En un multiplexor de 4 entradas y 1 salida con 2 entradas de control, la salida Z puede tomar valores de cualquiera de las cuatro entradas de datos dependiendo de las entradas de control. V. F.

132. Un decodificador es un circuito combinacional que selecciona una de varias entradas de datos para transmitirla a la salida. V. F.

133. Los circuitos sumadores realizan la multiplicación y la división de números binarios. V. F.

134. El proceso de implementación de funciones simplificadas en un circuito combinacional incluye la elección del tipo de puertas y la familia de circuitos integrados más idónea. V. F.

135. Los demultiplexores seleccionan una de varias entradas para que aparezca en la salida. V. F.

136. El acarreo en un sumador completo se considera en cada una de las sumas parciales. V. F.

137. En un semisumador, cuando las entradas son A = 1 y B = 0, las salidas serán S = 1 y C = 0. V. F.

138. En un multiplexor, la entrada suplementaria llamada “inhibición” o “strobe” hace que la salida tome el valor cero independientemente de las entradas de datos y de control cuando está activa. V. F.

139. La tabla de verdad de un sumador completo tiene siete filas, una por cada posible combinación de entradas. V. F.

140. Un circuito combinacional que efectúa operaciones básicas aritméticas solo puede realizar la suma. V. F.

141. Los multiplexores disponibles en el mercado suelen tener más de 8 entradas. V. F.

142. Para obtener un multiplexor de 32 entradas de datos se puede usar una combinación de multiplexores más pequeños. V. F.

143. Un multiplexor convierte información presentada en paralelo a información en serie. V. F.

144. El contador módulo 16, cuando se combina con un multiplexor, no permite la conversión de 16 datos presentados en paralelo a salida en serie. V. F.

145. Un multiplexor puede realizar funciones lógicas introduciendo variables y/o sus complementos en los terminales de entrada de datos y de control. V. F.

146. Para construir una función de 5 variables, se necesita un multiplexor de 5 entradas de control. V. F.

147. En un multiplexor de 3 variables, las dos primeras variables se conectan a las entradas de datos y la tercera a las entradas de control. V. F.

148. El circuito 74150 es un multiplexor/selector de datos de 8 a 1. V. F.

149. Los codificadores sin prioridad permiten que se activen múltiples entradas simultáneamente. V. F.

150. Un codificador binario de 8 entradas tendrá 4 salidas. V. F.

151. El decodificador BCD-7 segmentos convierte información en código BCD para excitar visualizadores numéricos. V. F.

152. En un decodificador de dos entradas con cuatro salidas, introducir el código binario 11 activará sólo una salida. V. F.

153. Un decodificador excitador BCD-7 segmentos tiene cuatro entradas y siete salidas. V. F.

154. El circuito 7446 incorpora una entrada LAMP TEST que enciende todos los segmentos al poner un cero. V. F.

155. Los decodificadores no excitadores convierten el código BCD de sus entradas para excitar un visualizador numérico o alfanumérico. V. F.

156. Los decodificadores excitadores al recibir un código binario de n bits excitan una sola salida. V. F.

157. En el decodificador BCD-7 segmentos, la combinación binaria 1111 (15 en decimal) apaga todos los segmentos. V. F.