SISTEMAS SECUENCIALES

¿Qué número de flip-flops requiere un contador en anillo de módulo 10?. 10 flip-flops. 8 flip-flops. 4 flip-flops. 5 flip-flops.

Se quiere diseñar un contador síncrono ascendente de 0 a 7, como muestra la figura. Para ello, ¿Qué debemos conectar a las entradas J1 y K1 del segundo biestable, Q1?. La tierra. La salida Q0 negada del primer biestable. La salida Q0 del primer biestable. La alimentación.

Observa el siguiente chip contador e indica cuál va a ser la cuenta del mismo: De 0 a 1. De 0 a 8. De 0 a 9. De 0 a 7.

Observa el siguiente contador construido con flip-flops J-K. Las salidas se han agrupado para evitar que haya demasiados cruces de conexiones, y no respetando el orden de lectura. ¿Qué conteo realiza?. Una cuenta ascendente de 0 a 9. Una cuenta descendente de 10 a 0. Una cuenta descendente de 9 a 0. Una cuenta ascendente de 0 a 10.

A los contadores asíncronos también se les denomina …. Contadores de década. Contadores de reloj múltiple. Contadores de módulo. Contadores de propagación.

Un contador asíncrono de 4 bits está formado por flip-flops que tienen un retardo de propagación, desde que llega la señal de reloj hasta que la salida Q del flip-flop es estable, de 20 ns. ¿Cuánto tiempo tarda el contador en pasar del estado 0011 al estado 0100 desde que llegó el flanco activo del reloj?. 80 ns. 40 ns. 20 ns. 60 ns.

Un contador BCD es un ejemplo de …. Un contador con propagación. Un contador de módulo truncado. Y un contador de décadas. Un contador de décadas. Un contador de módulo completo.

Explica cómo realizarías un contador asíncrono ascendente de cuenta completa a partir de los siguientes 3 flip flops: Las entradas J y K de todos los flip-flop se lleva a alimentación. Y La señal de reloj se lleva a la entrada de reloj de FF0 y el resto de flip-flops toman como señal de reloj la salida Q negada del flip-flop anterior. La señal de reloj se lleva a la entrada de reloj de FF0 y el resto de flip-flops toman como señal de reloj la salida Q negada del flip-flop anterior. La señal de reloj se lleva a la entrada de reloj de FF0 y el resto de flip flops toman como señal de reloj la salida Q del flip flop anterior. Las entradas J y K de los dos primeros se llevan a alimentación, y las del tercero se alimentan con una puerta AND a la que llegan Q0 y Q1.

Explica cómo construirías con los siguientes flip flops un contador en anillo de módulo 4. La salida Q negada del último flip flop se lleva a la entrada D del primer flip flop. Enlazando la salida Q negada de un flip flop con la entrada D del siguiente. Enlazando la salida Q de un flip flop con la entrada D del siguiente. Enlazando la salida Q de un flip flop con la entrada D del siguiente. Y La salida Q del último flip flop se lleva a la entrada D del primer flip flop.

Se quiere diseñar un contador síncrono descendente de 7 a 0, como muestra la figura. Para ello, ¿Qué debemos conectar a las entradas J2 y K2 del último biestable, Q2?. El producto lógico de Q0' y Q1' (salidas negadas). El producto lógico de Q0 y Q1. La suma lógica de Q0 y Q1. La suma lógica de Q0' y Q1' (salidas negadas).

Si la señal de reloj que entra en el primer flip flop, Q0, tiene un valor de 64 KHz, ¿Cuál es la frecuencia de la señal que sale del último flip flop, Q3?. 64 KHz. 32 KHz. 4 KHz. 16 KHz.

Observa el siguiente circuito e indica cuál es la secuencia decimal de conteo que realiza. Supón que inicialmente se encuentra en el estado binario 001: 1 - 3 - 5 - 6 - 2 - 1. 1 - 2 - 5 - 4 - 6 - 1. 1 - 3 - 2 - 4 - 6 - 1. 1 - 3 - 7 - 6 - 4 - 1.

Se quiere diseñar un contador síncrono descendente de 7 a 0, como muestra la figura. Para ello, ¿Qué debemos conectar a las entradas J0 y K0 del primer biestable, Q0?. La alimentación. La salida Q0 negada del primer biestable. La salida Q2 del tercer biestable. La tierra.

Si el valor inicial de un contador binario ascendente es el cero decimal: 0000, ¿Cuál es el valor fin de cuenta si su módulo es de13?. 1100. 0000. 1101. 1111.

Indica cómo se puede conseguir que el flip-flop D bascule con cada flanco activo de la señal de reloj. Cortocircuitando las entradas asíncronas SET y RESET. Conectando a la alimentación la entrada D. Llevando la salida Q negada a la entrada D. Llevando la salida Q a la entrada D.

Mediante el siguiente conjunto de biestables quiero realizar un conteo de "1" a "12". A0 representa al bit menos significativo (unidades) y A3 al bit más significativo (peso 8). Señala que puerta hay que añadir, y qué salidas de los biestables debo utilizar, para conseguirlo. Llevando las salidas A0, A2 y A3 a una NAND y la salida de esta a las entradas CLR de los biestables. Llevando las salidas A0, A2 y A3 a una AND y la salida de esta a las entradas CLR de los tres biestables de la derecha y el PRESET del biestable de la izquierda. Llevando las salidas A0, A2 y A3 a una NAND y la salida de esta a las entradas CLR de los tres biestables de la derecha y el PRESET del biestable de la izquierda. Llevando las salidas A2 y A3 a una AND y la salida de esta a las entradas PRESET.

Observa el siguiente circuito e indica cuál entre qué dos valores realiza la cuenta: Entre 0 y 6. Entre 0 y 7. Entre 0 y 5. Entre 0 y 4.

Si en el siguiente latch las dos entradas están a 1, ¿Qué va a suceder?. La salida Q se pone a 1. La salida Q se pone a 0. Se mantiene el estado anterior. Es una combinación prohibida pues origina que las dos salidas tengan el mismo valor.

A los circuitos digitales de memoria se les denomina biestables. Señala cuál de los siguientes es un biestable asíncrono. Latch. Temporizador. Ninguno. Flip-flop.

¿Qué entradas de los biestables deben tener un anchura mínima de impulso para que sean efectivas?. La entrada de reloj, la entrada PRESET y la entrada CLEAR. La entrada de reloj. La entrada de reloj y la entrada CLEAR. Ninguna.

Fíjate en el siguiente circuito basado en el integrado 555, y señala qué dispositivo está implementando: Un comparador analógico. Un monoestable no redisparable. Un oscilador digital (señal de reloj). Un monoestable redisparable.

Observa el siguiente flip-flop. Si con las entradas asíncronas desactivadas, se hacen llegar dos unos a las entradas J y K, ¿Qué valor tendrá el estado del flip flop?. El flip flop bascula. Toma el valor contrario al actual. Se pondrá a nivel bajo. Es una combinación de entradas prohibida. Se pondrá a nivel alto.

Observa el siguiente flip-flop, y señala las afirmaciones ciertas. El flip flop carga el nuevo estado con el flanco de bajada del reloj. El flip flop carga el nuevo estado con el flanco de subida del reloj. Y Si le llega un 0 a la entrada negada PRE, el flip flop almacena un "1". Si le llega un 1 a la entrada negada PRE, el flip flop almacena un "1". Si le llega un 1 a la entrada negada CLR, el flip flop almacena un "0".

Los valores actuales de las salidas de este biestable son: Q = 1 y Qneg = 0. Si los valores anteriores de las salidas eran Q = 0 y Qneg =1, ¿Qué valores de las entradas han producido este cambio en el biestable?. S = 1, E = 0 y R = 0. S = 1, E = 1 y R = 1. S = 1, E = 1 y R = 0. S = 0, E = 0 y R = 1.

A un integrado 555 se le conectan 2 resistencias y un condensador tal cuál aparece en la figura, cuyos valores son: R1 = 1 kΩ; R2 = 4,5 kΩ; C = 7,2 nF. Calcula cuál es el ciclo de trabajo de la señal de salida. 75 %. 18,2 %. 55 %. 60 %.

El "estado actual" de un flip-flop J-K es un "0"(Q = 0). Señala de qué formas se puede conseguir que en el próximo ciclo de reloj almacene un "1"(Q = 1). Con J = 0 y K = 1. Con J = 1 y K = 0 Y Con las entradas J = K = 1. Con las salidas J = K = 1. Con las entradas J = K = 0.

Observa el siguiente cronograma y determina a qué biestable corresponde: Flip-flop J-K disparado por flanco de subida. Latch J-K con habilitación a nivel alto. Latch J-K con habilitación a nivel bajo. Flip-flop J-K disparado por flanco de bajada.

Al tiempo mínimo que las entradas de datos del flip-flop deben mantener su nivel antes de llegar el flanco activo del reloj, se le llama: Anchura de impulso. Tiempo de mantenimiento. Retardo de propagación. Tiempo de establecimiento.

Observa el siguiente circuito lógico e indica a qué biestable pertenece: Flip-flop D. Latch J-K con habilitación. Latch D con habilitación. Latch S-R con habilitación.

En el siguiente circuito lógico el estado actual Q es 1, ¿Qué sucede si por sus dos entradas le llega un 0?. Ambas salidas, Q y Qnegada,se ponen a 1. Ambas salidas, Q y Qnegada, se ponen a 0. La salida Q no cambia y permanece a 1. La salida Q cambia a 0.

Observa el siguiente cronograma e indica cuál puede ser el fallo más probable del flip flop, o si por el contrario funciona correctamente. La entrada J está cortocircuitada con la alimentación. La entrada K está cortocircuitada con la alimentación. La entrada K está cortocircuitada con la entrada J. Funciona correctamente.

En el siguiente cronograma aparecen la salida del biestable para todos las posibles combinaciones de entradas al biestable. La primera señal corresponde al reloj. ¿A qué tipo de flip-flop pertenece el cronograma?. A un flip flop J-K. A un flip flop S-R activado por flanco de bajada. A un flip flop D. A un flip flop S-R activado por flanco de subida.

Señala a qué tipo de biestable corresponde el siguiente símbolo lógico. Flip-flop S-R con disparo por flanco de subida. Latch S-R con entrada de habilitación a nivel alto. Flip-flop S-R con disparo por flanco de bajada. Latch S-R con entrada de habilitación a nivel bajo.

Hacemos llegar un "0" a la entrada PRESET (PRE negada), ¿Cuándo tendrá efecto dicha entrada?. De forma inmediata, en cuanto la entrada tome el valor "0". En el siguiente flanco de bajada del reloj. En el siguiente flanco de subida del reloj. Para ese valor de PRE, la entrada está inactiva.

Señala cuando se producen retardos de propagación en la actualización de la salida Q: Existen retardos de propagación asociados a las entradas síncronas y a la entrada PRESET. Sólo hay retardos de propagación asociados a las entradas síncronas. Existen retardos de propagación asociados a las entradas síncronas y a las asíncronas PRESET y CLR. Existen retardos de propagación asociados a las entradas síncronas y a la entrada CLR.

A un integrado 555 se le conectan 2 resistencias y un condensador tal cuál aparece en la figura, cuyos valores son: R1 = 1 kΩ; R2 = 4,5 kΩ; C = 7,2 nF. Calcula cuál es la frecuencia de la señal de salida. 34 kHz. 40 kHz. 10 kHz. 20 kHz.

Una vez fijados los valores de la resistencia y condensador externos de un monoestable, ¿En qué tipo de monoestable se puede ampliar la anchura del impulso de salida, empleando la entrada de disparo?. Tanto los monoestables redisparables como los no redisparables. Monoestable no redisparable. Monoestable redisparable. Ningún monoestable puede hacerlo.